1 引言
在信号采集处理、 数字通信、 自动检测和多媒体技术等领域 ,数模转换器往往是不可缺少的部分.近年来 ,电子通讯市场的快速发展 ,尤其是高清晰度电视和无线通讯网络的开发应用 ,不仅大大增加了对转换器精度和速度的要求[1 ],同时要求数模转换器的输出毛刺尽可能地小[2 ],因为 ,大的输出毛刺会在电视屏幕上导致瞬时亮度变化.毛刺面积 ,即毛刺幅度与毛刺持续时间的乘积 ,是描述毛刺强度的一个参数.在电流型 CMOS DAC 中 ,电流开关是影响输出毛刺和动态性能的重要因素[3 ].为减小输出毛刺 ,文献[ 2 ,4 ]提出了使用上升下降时间不等的开关控制信号的方案 ,但是这种方案不可避免地导致各条电流支路的输出延迟不相等 ,影响转换器的交流特性.文献[ 5 ]将其中一个电流开关接输入数据 ,而另一个开关接固定偏压 ,这种结构避免了电流开关对同时关断的问题 ,但是 ,由于两个开关控制电压值存在差异 ,电流流向改变后 ,电流镜漏端电压会发生较大变化 ,这最终限制了转换速度(文献中的采样频率为 50MS/ s) .本文从产生输出毛刺的直接原因入手 ,将对称结构的电流开关及其控制信号产生电路做了改进 ,有效地减小了输出毛刺 ,同时保证了良好的动态性能和转换精度以及转换速度.
2 导致输出毛刺的几个因素及开关电路的改进
电流型DAC是基于一系列匹配的电流镜管 ,由外部输入数据控制电流开关对 ,将每一份电流导向输出端或者互补输出端.分析研究得知 ,导致输出端产生毛刺 ,影响电流型DAC动态性能的因素主要有四个 ,作者采取了相应措施减弱了这些因素的影响.
2.1 开关控制高低电平变化不同步
当外部输入数据变化时,要求各开关状态同时改变 ,否则会在输出端产生瞬时尖峰毛刺.在每个电流开关对前添加一个时钟控制电路 ,如图 1 所示.使用时钟信号 CL K控制输出信号的转换 ,并采用两个反相器交叉耦合的结构 ,明显改善了开关控制高低电平变化不同步的问题 ,保证了各开关状态同时发生变化.
2.2 电流镜管沟道长度的变化
由于数模转换器地线电压以及负载电阻上压降的波动 ,电流镜管的沟道长度会随之发生变化 ,在输出端产生毛刺.如果在电流镜管漏极串联一个管子 ,
形成 Cascode 结构 ,增大输出电阻 ,则能减弱地线电压以及负载电阻压降波动的影响.
2.3 电流开关管源极电压的变化
图 2 所示为一条电流支路. 其中 M1 为 PMOS电流镜管 ,M6 管与之形成 Cascode 结构 ,M2、 M3 为PMOS电流开关管 ,M4、 M5 为 PMOS电容管.
图 2 电路正常工作时 ,电流开关管的源极电压V s应保持恒定.但是 ,在开关控制高低电平转换过程中 ,当两个开关管的控制电压值满足V s - V c < V T 且 V s - V c < V T (6)时( V T为电流开关管的开启电压) ,两个电流开关均截止 ,电流镜管产生的电荷在开关管源极积累 ,导致电压升高 ,甚至可能使 M6 瞬时进入线性工作区.当其中一个电流开关导通后 ,这部分多余的电荷流过取样电阻 ,在输出端产生毛刺 ,影响电路的整体动态性能. 采用上升下降时间不等的开关控制信号 ,虽然可以避免两个开关同时关断 ,但是会导致输出延时的不对称.因此 ,本文依旧采用上升下降时间相等的控制信号 ,但设法减小了两个电流开关同时截止的时间.一方面 ,将电流开关的衬底由 VDD 改接为一个较低电压 ,降低电流开关管的衬源电压 ,减小电流开关的域值电压 V T.另一方面 ,采用图 1 所示的开关控制信号产生电路 ,将开关控制信号的高电平由普通电路[2 ]中的 VDD 降至合适的电压 V b .分析和模拟表明 ,选取较低的 V b 电压能有效的缩短两个开关控制信号同时取高电平的时间 ,如图 3 所示.将V b从 413V 降为 313V 后 ,两个开关控制信号的电压值都大于 V s - V T (约为 1V)的时间由 t2 - t1 减少至 t4 - t3 ,进而减小了电流开关管源极电压的变化幅度.因此 ,开关对中的一个开关打开时 ,在保证另一个能恰好关断的基础上 ,设计中可以将 V b 电压值尽量降低.
2.4 开关管对开关控制信号的馈通效应
开关控制高低电平转变时,由于控制信号通过开关管栅漏寄生电容的馈通效应 ,在输出负载电阻上会产生瞬时毛刺.加入 MOS 电容 M4、 M5 (图 2)则可大大减小输出毛刺.其中 ,电容管的栅极面积为开关管的一半.假设初始状态为 V c 取低电平 VL ,V c 取高电平 VH ,由于外部输入数码的变化 ,两个控制电压分别转换为 VH、 VL ,那么在转换瞬间 ,M3管的漏极会向外放出电荷 ,但由于 M5 的栅极电压在上述转换瞬间由 VH 变为 VL ,它可以恰好吸收M3 漏极瞬时放出的电荷 ,从而大大减小了 Rb 上的电压毛刺.同理 ,M4 可以减小了 Ra 上的电压毛刺.
3 电路仿真结果
在一个 5 + 3 分段译码结构的电流型 CMOSDAC中 ,利用了文中描述的电流开关 ,采用 TSMC0.35μm Hspice 工艺参数对 DAC进行了模拟.在电源电压为 5V ,采样频率为 125MHz ,输入信号频率为 10MHz ,满量程输出电流设定为 20mA ,负载电阻为25Ω,负载电容为 10p F 的条件下 ,快速傅里叶分析得出负载电阻上电压的频谱 ,如图 4 所示 ,可以从图中读出无假信号动态范围为 53dB.当输入信号满量程跳变时 ,输出端出现最大毛刺 ,其强度为 3pV2s ,优于文献[ 2 ]中的 3.9pV2s.
4 结论
电流开关是决定高速电流型 CMOS 数模转换器输出毛刺和动态特性的重要因素. 本文从输出毛刺的产生机制入手 ,对电流开关及其控制信号的产生电路进行了改进 ,利用改进后的电路设计了一个8 位数模转换器 ,在 5V 电源 ,满量程输出 20mA 条件下 ,模拟得到最大输出毛刺为 3pV2s ,电路在100MHz采样频率 ,10MHz 信号频率下 ,无假信号动态范围达到 53dB ,结果表明改进后的开关电路有效地减小了数模转换器的输出毛刺.
参考文献
[ 1 ] G oldrick P M. A look at high2speed DAC performance for communications. Elect ronic Design ,1997 ,3 :87
[ 2 ] Wu T Y,Jih C T ,Chen J C ,et al . A low glitch 102bit 752MHz CMOS video D/ A converter . IEEE J Solid2State Circuits ,1995 ,30 (1) :68
[ 3 ] Sumanen L ,www.51lunwen.orgWaltari M , Halonen K. A 102bit high2speed lowpower CMOS D/ A converter in 012mm. IEEE International Conference on Elect ronics ,Circuits and Systems ,1998 ,1 :15
[ 4 ] Mercer D. A 162b D/ A converter with increased spurious free dynamic range. IEEE J Solid2State Circuits ,1994 ,29 (10) :1180
[ 5 ] Xu Yang ,Min Hao. High speed current domain CMOS D/ A converter design. Chinese Journal of Semiconductors ,2000 ,21 (6) :597(in Chinese) [徐阳,闵昊. 一种高速电流型 CMOS 数模转换器设计.半导体学报,2000 ,21 (6) :597 ]
