基于CPLD的USB下载线设计

摘 要 随着片上系统时代的到来，包括复杂可编程逻辑器件和现场可编程门阵列的可编程逻辑器件，应用越来越广泛。USBblaster的使用也显的越来越有必要。与传统的并口、串口下载电缆相比，USBblaster在下载速度和灵活性上都有很大优势。而且由于其结构相对简单，所以它的体积较小，容易携带。USBblaster所用到的芯片价格便宜，容易被广大用户接受使用。 本文所设计的USBblaster硬件主要分为两部分，即USB控制芯片及CPLD器件。USB控制芯片将主机发送给CPLD器件的数据转化为8位并行数据，CPLD 器件再将其转化为JTAG时序，发送给外设。软件方面，软件主要完成的功能是将USB时序转化成JTAG时序。CPLD应用状态机的原理，将CPLD与USB控制芯片之间的数据传输，分为接受状态机和发送状态机两个状态，它们的功能是控制如何接受和发送数据。 经实验证明，在下载速度上USBblaster下载FPGA 配置程序是ByteblasterII 的6 倍。而且由于USBblaster采用USB接口模式，可以更好的适应现在计算机的发展.。 关键字：CPLD ，USB，状态机 ABSTRUCT Along with the System on Chip time arrival，including CPLD and FPGA，the application is more and more widespread。With the parallel port and serial port download cable compared, USB blaster has great advantages in download speed and flexibility。And because of simple structure, it's small and easy to carry. A lot of users can accept USB blaster easily, because that the chips which the USB blaster used are cheap There are two main parts in hardware。They are USB controller chips and CPLD devices. USB controller chips transform the date which host sent into eight parallel data。Then CPLD transform the date into JTAG timing and sent it to peripherals. Software main function is that it can transform the USB timing into the JTAG timing. CPLD use state machine for data transmission 。There are accepting state machine and Sending state machine。They can control that how the data send or receive. USB blaster is almost six times as fast as ByteblasterII when it download FPGA configuration process. And because that USB blaster is USB mode, it can better adapt to the development of the computer 。 Key words :CPLD ,USB, State machine 目录 第一章 绪论 1 1.1课题的背景和研究意义 1 1.2下载电缆发展现状 3 第二章 系统总体设计 5 2.1 硬件总体设计 5 2.2 软件总体设计 6 第三章 硬件电路设计 7 3.1 电路器件介绍 7 3.1.1 USB器件FT245BM 7 3.1.2 CPLD器件EPM3064 9 3.2 系统硬件设计 11 3.2.1 USB接口电路 11 3.2.2 EPM3064与FT245BM的接口实现 13 3.2.3 电压缓冲部分 13 3.3 PCB版图设计 14 3.3.1 容性负载 14 3.3.2 电源 14 3.3.3带电插拔 15 3.3.4 PCB图 15 第四章 系统软件设计 16 4.1 系统平台建立 16 4.1.1 VHDL语言 16 4.1.2 CPLD简介 17 4.1.3 JTAG协议 18 4.1.4设计软件Quartus II 19 4.2 基于VCP的PC机端软件设计 21 4.3 CPLD收发状态机设计 23 4.3.1 状态机 23 4.3.2 CPLD状态机设计 24 4.3.3 接收状态机 25 4.3.4 发送状态机 28 4.3.5 状态图 30 4.4 其他方案选择 32 第五章 系统调试及结果 35 第六章 总结和展望 38 致谢 39 参考文献 40 附录 41 http://www.51lunwen.org/